Accueil / Les Unités d'Enseignement / UE Circuits programmables FPGA
Les Unités d'Enseignement
De i3sr
Aller à : Navigation, rechercher

Objectifs de l'Unité d'Enseignement

  1. Initiation à la conception sur circuits programmables FPGA.
  2. Mise en place d'applications de traitement numérique du signal en temps réel sur des plateformes à bases de FPGA.
  3. Conception conjointe matérielle/ logicielle basées sur des FPGA incluant un cœur de microprocesseur programmable et des IP numériques d’accélération matérielle.

Contenu du cours

  • Langage de description de matériel : VHDL.
  • Conception et validation de circuits, analyses de performances.
  • Principes de la logique programmable (FPGA, CPLD, ..), étude des plateformes de Xilinx, Altera.
  • Conception conjointe matérielle/logicielle.
  • Les méthodes et outils pour interfacer des développements matériels et logiciels.

Contenu des TP

  • TP1 : Prise en main du logiciel Quartus d’altera et la carte DE270.
  • TP2 : Conception de circuits combinatoires, séquentiels et d’une unité de traitement sur la DE270.
  • TP3 : Implémentation d’algorithmes de filtrage audio sur FPGA.
  • TP4 : Conception à base de processeurs configurables « Nios », interfaçage matériels/logiciels.

Pré-requis

  • Notions de base en électronique numérique, notions de base en traitement du signal.

Modalités de contrôle des Connaissances

  • Un contrôle écrit de 2 h (50%)
  • Une note de TP (50%).

Références bibliographiques

  1. The designer guide to VHDL. (Peter J Ashenden).
  2. FPGA-based Implementation of Signal Processing Systems (Roger Woods ).


Parcours concernés:

» M2 Informatique Industrielle
Outils personnels
Informatique Industrielle, Image et Signal
Spécialité "I3S" du Master Sciences de l'Ingénieur
Espaces de noms
Variantes
Affichages
Actions
Accès aux formations
Emplois du temps
Navigation